From d28ac6d5586219d894238527831d34e1d88c8dc2 Mon Sep 17 00:00:00 2001
From: LERICHE Clement <clement.leriche@imt-atlantique.net>
Date: Wed, 26 Feb 2025 11:11:55 +0000
Subject: [PATCH] Edit compte-rendu.md

---
 docs/compte-rendu.md | 1 +
 1 file changed, 1 insertion(+)

diff --git a/docs/compte-rendu.md b/docs/compte-rendu.md
index cd056f6..4b7c462 100644
--- a/docs/compte-rendu.md
+++ b/docs/compte-rendu.md
@@ -8,6 +8,7 @@
 ## Questions
 
 ### Question filtre 1 : Combien de processus sont utilisés et de quelles natures sont-ils ? Comment les différenciez-vous ?
+2 processus, le premier sequentiel et le second combinatoire. En effet le premier prend en input la clock et le reset tandis que l'autre prend en compte la valeur de SR_presentState
 
 
 ### Question filtre 2 : La simulation vous permet-elle de valider votre description VHDL ? Justifiez.
-- 
GitLab