diff --git a/README.md b/README.md index 818ef9facc7a4898ec5d9f3e5e6967ea968fffa1..6c596a999dc49afb7edd83d283b11ab4e38d6f91 100644 --- a/README.md +++ b/README.md @@ -4,14 +4,4 @@ ## Questions -### Question filtre 1 : Combien de processus sont utilisés et de quelles natures sont-ils ? Comment les différenciez-vous ? - -### Question filtre 2 : La simulation vous permet-elle de valider votre description VHDL ? Justifiez. - -### Question filtre 3 : Validez-vous la conception de l’unité de contrôle ? - -### Question filtre 4 : Combien de processus sont utilisés et de quelles natures sont-ils ? - -### Question filtre 5 : La simulation vous permet-elle de valider votre description VHDL ? Sinon, quel élément pose problème ? Comment pouvez-vous le corriger ? Justifiez - -### Question filtre 6 : Validez-vous la conception de l’unité opérative ? Sinon, quel élément pose problème ? Comment pouvez-vous le corriger ? +Les réponses aux questions du sujet doivent être complétées dans le fichier markdown `doc/compte-rendu.md` et le diagramme de la FSM `doc/img/FSM.drawio` modifier grâce à l'outil en ligne [https://app.diagrams.net/](Draw.io), en choisissant l'enregistrement sur périphérique. Il faut ensuite l'exporter au format PNG en écrasant le fichier PNG existant. diff --git a/doc/compte-rendu.md b/doc/compte-rendu.md new file mode 100644 index 0000000000000000000000000000000000000000..c8780f453f60fd03baee201313809939a3e45be6 --- /dev/null +++ b/doc/compte-rendu.md @@ -0,0 +1,25 @@ +# Compte rendu du TP Filtre audio + +## Diagramme de la FSM + + + + +## Questions + +## Question filtre 1 : Combien de processus sont utilisés et de quelles natures sont-ils ? Comment les différenciez-vous ? + + +## Question filtre 2 : La simulation vous permet-elle de valider votre description VHDL ? Justifiez. + + +## Question filtre 3 : Validez-vous la conception de l’unité de contrôle ? + + +## Question filtre 4 : Combien de processus sont utilisés et de quelles natures sont-ils ? + + +## Question filtre 5 : La simulation vous permet-elle de valider votre description VHDL ? Sinon, quel élément pose problème ? Comment pouvez-vous le corriger ? Justifiez + + +## Question filtre 6 : Validez-vous la conception de l’unité opérative ? Sinon, quel élément pose problème ? Comment pouvez-vous le corriger ? diff --git a/img/FSM.drawio b/doc/img/FSM.drawio similarity index 100% rename from img/FSM.drawio rename to doc/img/FSM.drawio diff --git a/doc/img/FSM.png b/doc/img/FSM.png new file mode 100644 index 0000000000000000000000000000000000000000..7f6db881fff5cdfb9351c0348dfec49ff082516d Binary files /dev/null and b/doc/img/FSM.png differ