diff --git a/docs/compte-rendu.md b/docs/compte-rendu.md index 38378f7db95475ef24fb95ee0d57561b66b7b95c..46910a3599a828dceda2d8a0d8de80ca1c5917c3 100644 --- a/docs/compte-rendu.md +++ b/docs/compte-rendu.md @@ -12,6 +12,8 @@ Nous avons 2 processus, l'un pour définir les changements d'états après le d ### Question filtre 2 : La simulation vous permet-elle de valider votre description VHDL ? Justifiez. + + Oui, comme il est possible de vérifier avec l'image, la simulation nous a permis de valider notre transcription VHDL. Avant chaque nouvel état, la condition est remplie pour permettre le changement. Nous avons constaté que cela est fait pour tous les états. Ainsi, la transcription est conforme au diagramme. ### Question filtre 3 : Validez-vous la conception de l’unité de contrôle ?