Un seul processus a été utilisé car le design est simple et de petite taille. Cependant, pour une machine d'états plus grande et complexe, il est recommandé d'utiliser trois processus afin de bien séparer la logique combinatoire de la logique séquentielle. Dans ce cas, cette séparation n'est pas explicite, car tout est inclus dans un seul processus.
Remarque : L'utilisation d'un seul processus peut entraîner la création involontaire de latches si tous les signaux ne sont pas assignées dans chaque branche du case.
## Question Loto 8 : De quel(s) type(s) sont-ils
C'est un processus séquentiel car il est synchronisé avec une horloge (I_clk). La mise à jour de l'état (SR_STATE) se fait sur le front montant de l'horloge, ce qui indique qu'il s'agit d'une logique séquentielle.
D'un autre côté, si nous utilisions trois processus, nous aurions :
• Un processus séquentiel pour la mise à jour de l'état.
• Un processus combinatoire pour la logique de transition entre les états.
• Un autre processus combinatoire pour la génération des sorties en fonction de l'état actuel.
En conclusion, dans notre code, nous utilisons un seul processus séquentiel, car il gère à la fois la mémoire de l'état et la logique de sortie dans un même bloc.
## Question Loto 9 : Serait-il possible de décrire cette machine d'état de manière différente, en terme de nombre et de type de process ?
Oui, dans notre cas, nous utilisons un seul processus de type séquentiel (synchronisé). Cependant, la FSM peut également être décrite avec trois processus : le premier est un processus synchronisé utilisé pour mettre à jour le registre de l'état actuel avec la valeur de l'état futur. Le deuxième est un processus combinatoire utilisé pour calculer l'état futur en se basant sur l'état actuel. Le troisième est également un processus combinatoire utilisé pour calculer les valeurs des sorties en se basant uniquement sur l'état actuel dans le cas d'une FSM de Moore, ou sur l'état actuel et les entrées dans le cas d'une FSM de Mealy.
## Question Loto 10 : Ce test est-il concluant ? Justifiez.
Avec la simulation, nous pouvons valider l'automate ; cependant, les signaux rouge et verte ne peuvent pas être vérifiés par simulation, car ils utilisent une modulation PWM sur la carte.
## Question Loto 11 : Le circuit inféré par l’outil est-il conforme à l’attendu ? Sinon, en quoi diffère-t-il et est-ce lié à une erreur de description VHDL ?
Oui, le circuit correspond à ce qui était attendu.
## Question Loto 12 : Quelles sont les ressources utilisées sur le FPGA ? En quelle quantité/proportion des ressources disponibles ? Des **LATCHES** sont-ils utilisés ? Est-ce positif ou pas, pourquoi ?
LUT as logic : 82
Register as flip flop : 89
Register as Latch : 0
Nous n’utilisons pas de latches parce que nous réalisons des circuits séquentiels et combinatoires. Il n’y a aucun latch, ce qui est positif, car s’il y en avait, cela signifierait qu’il y a une erreur dans notre code.
## Question Loto 13 : Le tirage est-il aléatoire pour un humain ? pour une machine ? Justifiez.
Pour l’humaine, c’est aléatoire, mais pour la machine, ce ne l’est pas, car elle peut compter le temps.
