Edit compte-rendu.md

docs/compte-rendu.md

@@ -25,6 +25,9 @@ On distingue 4 processus tous dépendant de l'horloge :
 - "store_result" gère le stockage du résultat final
 
 ### Question filtre 5 : La simulation vous permet-elle de valider votre description VHDL ? Sinon, quel élément pose problème ? Comment pouvez-vous le corriger ? Justifiez
-
+La simulation du test_bench fonctionne correctement. 
+Cependant, des cas limites pourraient poser problème.
+Il faudrait donc créer un nouveau test_bench pour observer les résultats du filtre sur ces cas limites.
 
 ### Question filtre 6 : Validez-vous la conception de l’unité opérative ? Sinon, quel élément pose problème ? Comment pouvez-vous le corriger ?
+Nous validons l'unité opérative.
\ No newline at end of file