Skip to content
Snippets Groups Projects
Commit e25e1a38 authored by COLLOT Francois-Xavier, Marie, Cyrille's avatar COLLOT Francois-Xavier, Marie, Cyrille
Browse files

Edit compte-rendu.md

parent 688d2015
No related branches found
No related tags found
No related merge requests found
......@@ -8,18 +8,26 @@
## Questions
### Question filtre 1 : Combien de processus sont utilisés et de quelles natures sont-ils ? Comment les différenciez-vous ?
Il y a deux processus.
Le premier fonctionne sur front montant de l'horloge, est asynchrone et permet de passer à l'état suivant.
Le second est combinatoire, et fonctionne à la suite du premier en déterminant l'état suivant en question.
### Question filtre 2 : La simulation vous permet-elle de valider votre description VHDL ? Justifiez.
Oui, lorsque nous éxecutons la simulation, nous observons bien que le premier processus ne marche que sur front montant d'horloge tandis que le second marche de façon combinatoire en fonction des entrées.
Donc on en conclut que les résultats sont ceux attendus et qu'ils valident notre description VHDL.
### Question filtre 3 : Validez-vous la conception de l’unité de contrôle ?
La génération du bistream ne renvoie pas d'erreur et notre simulation renvoie les bons résultats. Donc, nous validons la conception de l'unité de contrôle.
### Question filtre 4 : Combien de processus sont utilisés et de quelles natures sont-ils ?
Il y a 4 processus.
Le premier est asynchrone et permet de décaler chaque registre de 1.
Le second est asynchrone et permet d'incrémenter le compteur lié à l'adresse.
Le troisième est asynchrone et permet d'enregistrer le résultat des opérations.
Le quatrième permet d'enregistrer le résultat final en tennant compte des arrondis.
### Question filtre 5 : La simulation vous permet-elle de valider votre description VHDL ? Sinon, quel élément pose problème ? Comment pouvez-vous le corriger ? Justifiez
Oui, la simulation nous permet de valider notre description vhdl, puisque lorque nous retestons notre simulation nous obtenons les mêmes données que pour le fichier .v . D'où les résultats sont cohérents et démontrent la validité de notre description.
### Question filtre 6 : Validez-vous la conception de l’unité opérative ? Sinon, quel élément pose problème ? Comment pouvez-vous le corriger ?
Oui, nous validons la conception de l'unité opérative. En effet, lors de la simulation, les données de sortie étaient celles attendues. Donc en connectant ua board, il n'y a aucune raison que ce dernier ne marche pas.
\ No newline at end of file
0% Loading or .
You are about to add 0 people to the discussion. Proceed with caution.
Please register or to comment