@@ -17,13 +17,17 @@ Dans controlUnit.vhd, on définit 2 processus différents:
Durant la simulation, on voit qu'on passe par les différents états, et que les changements d'états respectent bien le comportement attendu du système. Les conditions de changements d'états sont elles aussi respectées.
Ainsi, la simulation nous permet de valider notre description VHDL de l'unité de controle.
Ainsi, la simulation nous permet de valider notre description VHDL de l'unité de contrôle.
### Question filtre 3 : Validez-vous la conception de l’unité de contrôle ?
### Question filtre 4 : Combien de processus sont utilisés et de quelles natures sont-ils ?
Dans l'unité opérative, on utilise 4 processus différents:
- shift : Un processus séquentiel qui sert à actualiser le registre des 16 derniers bits d'input à chaque front montant de l'horloge
- incr_address : Un processus séquentiel, qui incrémente l'adresse du registre qui est traitée
### Question filtre 5 : La simulation vous permet-elle de valider votre description VHDL ? Sinon, quel élément pose problème ? Comment pouvez-vous le corriger ? Justifiez
