### Question filtre 1 : Combien de processus sont utilisés et de quelles natures sont-ils ? Comment les différenciez-vous ?
Il existe deux processus, un synchrone et un combinatoire. Le premier gère la transition d'état aux fronts montants de l'horloge et au changements d'état du Reset. Le second calcule l'état suivant. On les différencie avec les balises "process" et "unprocess".
### Question filtre 2 : La simulation vous permet-elle de valider votre description VHDL ? Justifiez.
La simulation nous permet de valider notre description VHDL car les valeurs renvoyées par SC_filteredSample sont celles indiquées dans l'énoncé. À noter qu'il a fallu multiplier par 10 la durée de la simulation qui a été paramétrée trop courte.
### Question filtre 3 : Validez-vous la conception de l’unité de contrôle ?
Oui, nous validons la conception de l'unité contrôle, car elle fonctionne comme attendu...
### Question filtre 4 : Combien de processus sont utilisés et de quelles natures sont-ils ?
Il y a 4 process utilisés, tous séquentiels.
### Question filtre 5 : La simulation vous permet-elle de valider votre description VHDL ? Sinon, quel élément pose problème ? Comment pouvez-vous le corriger ? Justifiez
Oui, la simulation fonctionne comme attendu, on en déduit que la description VHDL est valide.
### Question filtre 6 : Validez-vous la conception de l’unité opérative ? Sinon, quel élément pose problème ? Comment pouvez-vous le corriger ?
Idem, la simulation nous permet de conclure sur la cohérence de la conception de l'unité opérative. Cela fonctionne comme attendu.
