Skip to content
Snippets Groups Projects
Commit 70bea921 authored by FOMBA Kani's avatar FOMBA Kani
Browse files

Edit compte-rendu.md

parent 4655cc9b
No related branches found
No related tags found
No related merge requests found
...@@ -8,16 +8,21 @@ ...@@ -8,16 +8,21 @@
## Questions ## Questions
### Question filtre 1 : Combien de processus sont utilisés et de quelles natures sont-ils ? Comment les différenciez-vous ? ### Question filtre 1 : Combien de processus sont utilisés et de quelles natures sont-ils ? Comment les différenciez-vous ?
Il y a deux processus, le premier est un processus qui permet de reset, si le bouton est activé, et de passer à l'état suivant (selon les règles décrites par le second processus) à chaque front montant d'horloge. C'est un processus synchrone.
Le second est un processus combinatoire, lequel permet de passer connaissant un état présent et deux signaux au prochain état. Cela permet à la machine de passer par tous les états finis.
### Question filtre 2 : La simulation vous permet-elle de valider votre description VHDL ? Justifiez. ### Question filtre 2 : La simulation vous permet-elle de valider votre description VHDL ? Justifiez.
Notre simulation donne la suite d'entiers attendue en sortie de filtre, donc elle valide notre description VHDL.
### Question filtre 3 : Validez-vous la conception de l’unité de contrôle ? ### Question filtre 3 : Validez-vous la conception de l’unité de contrôle ?
On saute.
### Question filtre 4 : Combien de processus sont utilisés et de quelles natures sont-ils ? ### Question filtre 4 : Combien de processus sont utilisés et de quelles natures sont-ils ?
Il y a quatre processus.
Le premier est une mémoire à décalage.
Le second un incrémenteur d'adresse.
Le troisième un accumulateur de somme.
Le quatrième une mémoire pour le résultat final.
### Question filtre 5 : La simulation vous permet-elle de valider votre description VHDL ? Sinon, quel élément pose problème ? Comment pouvez-vous le corriger ? Justifiez ### Question filtre 5 : La simulation vous permet-elle de valider votre description VHDL ? Sinon, quel élément pose problème ? Comment pouvez-vous le corriger ? Justifiez
......
0% Loading or .
You are about to add 0 people to the discussion. Proceed with caution.
Please register or to comment