@@ -20,7 +20,7 @@ Oui. D'une part, nous obtenons les valeurs du signal de sortie attendues. D'autr
### Question filtre 4 : Combien de processus sont utilisés et de quelles natures sont-ils ?
4 processus sont utilisés. Le premier c'est "shift" : il permet de charger les valeurs de I_inputSample dans SR_shiftRegister. En effet, tant que I_loadShift vaut 1, nous décalons tous les bits de SR_shiftRegister d'un cran pour placer une nouvelle valeur au premier bit. Le deuxième c'est incr_address qui joue le rôle de multiplexeur. On utilise ce processus pour définir SR_readAddress qui permettra de choisir les bits à multiplier entre les samples et les coefficients.
4 processus sont utilisés. Le premier c'est "shift" : il permet de charger les valeurs de I_inputSample dans SR_shiftRegister. En effet, tant que I_loadShift vaut 1, nous décalons tous les bits de SR_shiftRegister d'un cran pour placer une nouvelle valeur au premier bit. Le deuxième c'est incr_address qui joue le rôle de multiplexeur. On utilise ce processus pour définir SR_readAddress qui permettra de choisir les bits à multiplier entre les samples et les coefficients. Le troisième processus est sum_acc qui permet de stocker la somme courante des bits du vecteur issu de la multplication. Le dernier processus est store_result qui tronque notre résultat pour passer de 35 bits à 16 bits pour ensuite stocker le résultat final dans le vecteur SR_filteredSample.
### Question filtre 5 : La simulation vous permet-elle de valider votre description VHDL ? Sinon, quel élément pose problème ? Comment pouvez-vous le corriger ? Justifiez
