### Question filtre 5 : La simulation vous permet-elle de valider votre description VHDL ? Sinon, quel élément pose problème ? Comment pouvez-vous le corriger ? Justifiez
non, erreur dans la simulation à refaire
Non, en effet il y a un bit de décalage entre les résultats obtenus et les résultats attendus : par exemple au lieu d'obtenir une sortie de 317 , on obtient 316. Cela est du a des problèmes d'arrondi pour les chiffres signés. Pour régler ce problème, il faut traiter le dernier bit de la sortie et arrondir à l'unité au dessus lorsque le chiffre après la virgule est égal ou supérieur à 5.
### Question filtre 6 : Validez-vous la conception de l’unité opérative ? Sinon, quel élément pose problème ? Comment pouvez-vous le corriger ?
non , erreur dans la simulation à refaire
Oui , l'unité opérative fait bien les calculs auxquels on s'attend.
