docs/compte-rendu.md

@@ -15,16 +15,23 @@ Il y a deux processus dans le code : le premier est un processus synchrone qui c
 
 Après simulation, on obtient exactement la séquence attendue en sortie du filtre. Ainsi, on peut valider notre description VHDL.
 
-
 ### Question filtre 3 : Validez-vous la conception de l’unité de contrôle ?
 
 Oui
 
 ### Question filtre 4 : Combien de processus sont utilisés et de quelles natures sont-ils ?
 
-Il y a 4 processus
+Il y a 4 processus séquentiels :
+- Le processus ***shift*** est de nature séquentiel. Il s'agit d'un processus de registre à décalage. Il stocke les échantillons d'entrées dans un registre à décalage quand I_loadShift='1'
+- Le processus ***incr_adress*** est aussi séquentiel. Il permet l'incrémentation de l'adresse des multiplexeurs.
+- Le processus ***sum_acc*** est séquentiel. Il accumule la somme (convolution)
+- Le processus ***store_result*** est également séquentiel. Il stocke le résultat final.
 
 ### Question filtre 5 : La simulation vous permet-elle de valider votre description VHDL ? Sinon, quel élément pose problème ? Comment pouvez-vous le corriger ? Justifiez
 
-
+Après simulation, nous remarquons que la séquence de sortie correspond à celle attendue à une unité près. Par exemple, au lieu d'avoir la suite 317, 476, 925, 1589, ... nous avons la suite 316, 475, 924, 1588, ...
+La simulation ne nous permet donc pas de valider notre description VHDL. Le problème est due au fait qu'on n'arrondis pas lorsqu'on passe de 36 bits à 16 bits. En effet, dans notre description VHDL, on tronque toujours le résultat ce qui entraine un décalage vers le bas. Pour corriger ce problème, on pourrait regarder le bit 14 pour arrondir le résultat au supérieur si besoin. On obtient alors la séquence attendue.
+ 
 ### Question filtre 6 : Validez-vous la conception de l’unité opérative ? Sinon, quel élément pose problème ? Comment pouvez-vous le corriger ?
+
+Oui, nous validons la conception de l'unité opérative.

proj/AudioProc.cache/wt/project.wpc

 version:1
-6d6f64655f636f756e7465727c4755494d6f6465:1
+6d6f64655f636f756e7465727c4755494d6f6465:2
 eof:

proj/AudioProc.cache/wt/synthesis.wdf

@@ -46,7 +46,7 @@ version:1
 73796e746865736973:73796e7468657369735c636f6d6d616e645f6c696e655f6f7074696f6e73:2d73666375:64656661756c743a3a5b6e6f745f7370656369666965645d:00:00
 73796e746865736973:73796e7468657369735c636f6d6d616e645f6c696e655f6f7074696f6e73:2d64656275675f6c6f67:64656661756c743a3a5b6e6f745f7370656369666965645d:00:00
 73796e746865736973:73796e7468657369735c636f6d6d616e645f6c696e655f6f7074696f6e73:2d657374:64656661756c743a3a5b6e6f745f7370656369666965645d:00:00
-73796e746865736973:73796e7468657369735c7573616765:656c6170736564:30303a30303a323673:00:00
-73796e746865736973:73796e7468657369735c7573616765:6d656d6f72795f7065616b:323638382e3433304d42:00:00
-73796e746865736973:73796e7468657369735c7573616765:6d656d6f72795f6761696e:3938372e3033314d42:00:00
-eof:3242433620
+73796e746865736973:73796e7468657369735c7573616765:656c6170736564:30303a30303a323773:00:00
+73796e746865736973:73796e7468657369735c7573616765:6d656d6f72795f7065616b:323735392e3336334d42:00:00
+73796e746865736973:73796e7468657369735c7573616765:6d656d6f72795f6761696e:313035382e3030304d42:00:00
+eof:2638794961

proj/AudioProc.cache/wt/webtalk_pa.xml

@@ -3,10 +3,10 @@
 <!--The data in this file is primarily intended for consumption by Xilinx tools.
 The structure and the elements are likely to change over the next few releases.
 This means code written to parse this file will need to be revisited each subsequent release.-->
-<application name="pa" timeStamp="Fri May  9 16:19:02 2025">
+<application name="pa" timeStamp="Mon May 12 16:25:30 2025">
 <section name="Project Information" visible="false">
 <property name="ProjectID" value="9ccedbccb28842ac935db24e4b881869" type="ProjectID"/>
-<property name="ProjectIteration" value="1" type="ProjectIteration"/>
+<property name="ProjectIteration" value="5" type="ProjectIteration"/>
 </section>
 <section name="PlanAhead Usage" visible="true">
 <item name="Project Data">

proj/AudioProc.cache/wt/xsim.wdf

 version:1
-7873696d:7873696d5c636f6d6d616e645f6c696e655f6f7074696f6e73:2d73696d5f6d6f6465:64656661756c743a3a6265686176696f72616c:00:00
+7873696d:7873696d5c636f6d6d616e645f6c696e655f6f7074696f6e73:2d73696d5f6d6f6465:6265686176696f72616c:00:00
 7873696d:7873696d5c636f6d6d616e645f6c696e655f6f7074696f6e73:2d73696d5f74797065:64656661756c743a3a:00:00
-eof:241934075
+eof:2427094519

proj/AudioProc.hw/AudioProc.lpr

@@ -4,4 +4,6 @@
 <!-- Copyright 1986-2022 Xilinx, Inc. All Rights Reserved.                        -->
 <!-- Copyright 2022-2024 Advanced Micro Devices, Inc. All Rights Reserved.        -->
 
-<labtools version="1" minor="0"/>
+<labtools version="1" minor="0">
+  <HWSession Dir="hw_1" File="hw.xml"/>
+</labtools>

proj/AudioProc.hw/hw_1/hw.xml

+<?xml version="1.0" encoding="UTF-8"?>
+<!-- Product Version: Vivado v2024.1 (64-bit)                                     -->
+<!--                                                                              -->
+<!-- Copyright 1986-2022 Xilinx, Inc. All Rights Reserved.                        -->
+<!-- Copyright 2022-2024 Advanced Micro Devices, Inc. All Rights Reserved.        -->
+
+<hwsession version="1" minor="2">
+  <device name="xc7a200t_0" gui_info=""/>
+  <ObjectList object_type="hw_device" gui_info="">
+    <Object name="xc7a200t_0" gui_info="">
+      <Properties Property="FULL_PROBES.FILE" value=""/>
+      <Properties Property="PROBES.FILE" value=""/>
+      <Properties Property="PROGRAM.HW_BITSTREAM" value="$_project_name_.runs/impl_1/audioProc.bit"/>
+      <Properties Property="SLR.COUNT" value="1"/>
+    </Object>
+  </ObjectList>
+  <probeset name="hw project" active="false"/>
+</hwsession>

proj/AudioProc.runs/.jobs/vrs_config_2.xml

+<?xml version="1.0"?>
+<Runs Version="1" Minor="0">
+	<Run Id="synth_1" LaunchDir="/homes/m24wang/Bureau/tp-vhdl-mee/UE-EE/tp-filtre-etudiant-m24wang/proj/AudioProc.runs/synth_1" FlowId="Vivado_Synthesis" FromStepId="vivado" ToStepId="vivado"/>
+	<Parameters>
+		<Parameter Name="runs.monitorLSFJobs" Val="true" Type="bool"/>
+		<Parameter Name="runs.enableClusterConf" Val="true" Type="bool"/>
+		<Parameter Name="general.ignorePathLengthChecks" Val="true" Type="bool"/>
+		<Parameter Name="general.shortenLongPath" Val="true" Type="bool"/>
+	</Parameters>
+	<ProductInfo Name="vivado"/>
+</Runs>
+

proj/AudioProc.runs/.jobs/vrs_config_3.xml

+<?xml version="1.0"?>
+<Runs Version="1" Minor="0">
+	<Run Id="impl_1" LaunchDir="/homes/m24wang/Bureau/tp-vhdl-mee/UE-EE/tp-filtre-etudiant-m24wang/proj/AudioProc.runs/impl_1" FlowId="Vivado_Implementation" FromStepId="init_design" ToStepId="route_design"/>
+	<Parameters>
+		<Parameter Name="runs.monitorLSFJobs" Val="true" Type="bool"/>
+		<Parameter Name="runs.enableClusterConf" Val="true" Type="bool"/>
+		<Parameter Name="general.ignorePathLengthChecks" Val="true" Type="bool"/>
+		<Parameter Name="general.shortenLongPath" Val="true" Type="bool"/>
+	</Parameters>
+	<ProductInfo Name="vivado"/>
+</Runs>
+

proj/AudioProc.runs/.jobs/vrs_config_4.xml

+<?xml version="1.0"?>
+<Runs Version="1" Minor="0">
+	<Run Id="impl_1" LaunchDir="/homes/m24wang/Bureau/tp-vhdl-mee/UE-EE/tp-filtre-etudiant-m24wang/proj/AudioProc.runs/impl_1" FlowId="Vivado_Implementation" FromStepId="write_bitstream" ToStepId="write_bitstream"/>
+	<Parameters>
+		<Parameter Name="runs.monitorLSFJobs" Val="true" Type="bool"/>
+		<Parameter Name="runs.enableClusterConf" Val="true" Type="bool"/>
+		<Parameter Name="general.ignorePathLengthChecks" Val="true" Type="bool"/>
+		<Parameter Name="general.shortenLongPath" Val="true" Type="bool"/>
+	</Parameters>
+	<ProductInfo Name="vivado"/>
+</Runs>
+

proj/AudioProc.runs/.jobs/vrs_config_5.xml

+<?xml version="1.0"?>
+<Runs Version="1" Minor="0">
+	<Run Id="impl_1" LaunchDir="/homes/m24wang/Bureau/tp-vhdl-mee/UE-EE/tp-filtre-etudiant-m24wang/proj/AudioProc.runs/impl_1" FlowId="Vivado_Implementation" FromStepId="write_bitstream" ToStepId="write_bitstream"/>
+	<Parameters>
+		<Parameter Name="runs.monitorLSFJobs" Val="true" Type="bool"/>
+		<Parameter Name="runs.enableClusterConf" Val="true" Type="bool"/>
+		<Parameter Name="general.ignorePathLengthChecks" Val="true" Type="bool"/>
+		<Parameter Name="general.shortenLongPath" Val="true" Type="bool"/>
+	</Parameters>
+	<ProductInfo Name="vivado"/>
+</Runs>
+

proj/AudioProc.runs/.jobs/vrs_config_6.xml

+<?xml version="1.0"?>
+<Runs Version="1" Minor="0">
+	<Run Id="synth_1" LaunchDir="/homes/m24wang/Bureau/tp-vhdl-mee/UE-EE/tp-filtre-etudiant-m24wang/proj/AudioProc.runs/synth_1" FlowId="Vivado_Synthesis" FromStepId="vivado" ToStepId="vivado"/>
+	<Run Id="impl_1" LaunchDir="/homes/m24wang/Bureau/tp-vhdl-mee/UE-EE/tp-filtre-etudiant-m24wang/proj/AudioProc.runs/impl_1" FlowId="Vivado_Implementation" FromStepId="init_design" ToStepId="write_bitstream">
+		<Parent Id="synth_1"/>
+	</Run>
+	<Parameters>
+		<Parameter Name="runs.monitorLSFJobs" Val="true" Type="bool"/>
+		<Parameter Name="runs.enableClusterConf" Val="true" Type="bool"/>
+		<Parameter Name="general.ignorePathLengthChecks" Val="true" Type="bool"/>
+		<Parameter Name="general.shortenLongPath" Val="true" Type="bool"/>
+	</Parameters>
+	<ProductInfo Name="vivado"/>
+</Runs>
+

proj/AudioProc.runs/impl_1/.init_design.begin.rst

 <?xml version="1.0"?>
 <ProcessHandle Version="1" Minor="0">
-    <Process Command=".planAhead." Owner="m24wang" Host="" Pid="115256">
+    <Process Command=".planAhead." Owner="m24wang" Host="" Pid="128779">
     </Process>
 </ProcessHandle>

proj/AudioProc.runs/impl_1/.opt_design.begin.rst

 <?xml version="1.0"?>
 <ProcessHandle Version="1" Minor="0">
-    <Process Command=".planAhead." Owner="m24wang" Host="" Pid="115256">
+    <Process Command=".planAhead." Owner="m24wang" Host="" Pid="128779">
     </Process>
 </ProcessHandle>

proj/AudioProc.runs/impl_1/.place_design.begin.rst

 <?xml version="1.0"?>
 <ProcessHandle Version="1" Minor="0">
-    <Process Command=".planAhead." Owner="m24wang" Host="" Pid="115256">
+    <Process Command=".planAhead." Owner="m24wang" Host="" Pid="128779">
     </Process>
 </ProcessHandle>