Edit compte-rendu_V1_0905.md

docs/compte-rendu_V1_0905.md

@@ -13,7 +13,12 @@ Il y a deux processus. Un premier processus sequentiel, qui prend Clock et Rst e
 
 
 ### Question filtre 2 : La simulation vous permet-elle de valider votre description VHDL ? Justifiez.
-![Capture du chronogramme Vivado](./img/Capture_d_écran_du_2025-05-09_15-29-24.png)\
+
+<figure>
+  <img src="./img/Capture_d_écran_du_2025-05-09_15-29-24.png" alt="Image description">
+  <figcaption>Capture du chronogramme Vivado</figcaption>
+</figure>
+
 Comme constaté ci-joint, on a bien la séquence attendue pour le signal filtré.
 On constate en entrée une impulsion de Dirac, les valeurs filtrées que l'on obtient sont la réponse impulsionnelle du filtre, on obtient donc les valeurs des coefficients de ce dernier.