## Question Loto 9 : Serait-il possible de décrire cette machine d'état de manière différente, en terme de nombre et de type de process ?
## Question Loto 10 : Ce test est-il concluant ? Justifiez.
## Question Loto 11 : Le circuit inféré par l’outil est-il conforme à l’attendu ? Sinon, en quoi diffère-t-il et est-ce lié à une erreur de description VHDL ?
## Question Loto 12 : Quelles sont les ressources utilisées sur le FPGA ? En quelle quantité/proportion des ressources disponibles ? Des **LATCHES** sont-ils utilisés ? Est-ce positif ou pas, pourquoi ?
## Question Loto 13 : Le tirage est-il aléatoire pour un humain ? pour une machine ? Justifiez.
## Question 6 : Validation du compteur
**Résultats :**
- Incrémentation correcte
- Réinitialisation après 5
**→ Test validé**
---
## Questions 7/8 : Machine à états
**Architecture :**
-**1 processus synchrone** (états + sorties)
**Alternative :**
- 2 processus :
1. Synchrone (états)
2. Combinatoire (sorties)
---
## Question 10 : Validation FSM
**Simulation :**
- Transitions conformes au diagramme
-**Test concluant**
---
## Question 11 : Conformité synthèse
**Différences observées :**
- Buffer manquant dans le schéma généré
- Non lié à une erreur VHDL
*(Comportement fonctionnel conservé)*
---
## Question 12 : Utilisation FPGA
**Ressources :**
- 73 LUTs
- 89 Flip-Flops
- 0 Latch *(Bon point : évite les aléas logiques)*
