### Question filtre 1 : Combien de processus sont utilisés et de quelles natures sont-ils ? Comment les différenciez-vous ?
### Question filtre 1 : Combien de processus sont utilisés et de quelles natures sont-ils ? Comment les différenciez-vous ?
Il y a deux processus, l'un est un processus séquentiel pour mettre à jour l’état courant SR_currentState à chaque front montant de l’horloge (et réinitialise si nécessaire), il se nomme State Register. L'autre est un processus combinatoire dont l'objectif est de calculer l’état suivant SR_nextState en fonction des entrées et de l’état actuel et il se nomme Next State Evaluation.
Il y a deux processus, l'un est un processus séquentiel pour mettre à jour l’état courant SR_currentState à chaque front montant de l’horloge (et réinitialise si nécessaire). L'autre est un processus combinatoire dont l'objectif est de calculer l’état suivant SR_nextState en fonction des entrées et de l’état actuel.
### Question filtre 2 : La simulation vous permet-elle de valider votre description VHDL ? Justifiez.
### Question filtre 2 : La simulation vous permet-elle de valider votre description VHDL ? Justifiez.
Après la simulation, nous obtenons la même séquence que celle donnée . Nous validons donc la simulation.
### Question filtre 3 : Validez-vous la conception de l’unité de contrôle ?
### Question filtre 3 : Validez-vous la conception de l’unité de contrôle ?
Oui, nous avons essayé le bouton BTNC, celui ci permet bien d'écouter le son original et les différents switchs permettent bien de changer le nombre de bit et l'activation du filtre ou non.
### Question filtre 4 : Combien de processus sont utilisés et de quelles natures sont-ils ?
### Question filtre 4 : Combien de processus sont utilisés et de quelles natures sont-ils ?
Il y a quartres processus, ces quatre processus sont séquentielles. Le premier se nomme "shift" et permet d'enregistrer les nouveaux échantillons dans le registre. Le second permet de changer l'adresse de lecture des registres et se nomme "incr_adress". Le troisième processus permet d'affecter la dernière valeur calculée à SR_sum ( sauf si on appuyé sur le bouton réinitialisé et le SR_SUM est remis à 0), le processus est appelé sum_acc. Enfin, le dernier processus stock le signal dans la variable SR_filteredSample si le signal loadY est activé.
### Question filtre 5 : La simulation vous permet-elle de valider votre description VHDL ? Sinon, quel élément pose problème ? Comment pouvez-vous le corriger ? Justifiez
### Question filtre 5 : La simulation vous permet-elle de valider votre description VHDL ? Sinon, quel élément pose problème ? Comment pouvez-vous le corriger ? Justifiez
Nous obtenons sur la simulation les mêmes valeur que la simulation précédente, nous pouvons donc valider la simulation.
### Question filtre 6 : Validez-vous la conception de l’unité opérative ? Sinon, quel élément pose problème ? Comment pouvez-vous le corriger ?
### Question filtre 6 : Validez-vous la conception de l’unité opérative ? Sinon, quel élément pose problème ? Comment pouvez-vous le corriger ?
Oui, nous avons essayé le bouton BTNC, celui ci permet bien d'écouter le son original et les différents switchs permettent bien de changer le nombre de bit et l'activation du filtre ou non. Nous validons donc la conception de l'unité opérative.
