Edit compte-rendu.md

docs/compte-rendu.md

@@ -24,6 +24,7 @@ Oui. D'une part, nous obtenons les valeurs du signal de sortie attendues. D'autr
 
 
 ### Question filtre 5 : La simulation vous permet-elle de valider votre description VHDL ? Sinon, quel élément pose problème ? Comment pouvez-vous le corriger ? Justifiez
-
+La simulation nous permet de valider notre description VHDL. En effet, dans notre simulation on retrouve les valuers attendues données dans le gitlab.
 
 ### Question filtre 6 : Validez-vous la conception de l’unité opérative ? Sinon, quel élément pose problème ? Comment pouvez-vous le corriger ?
+Le filtre fonctionne et le son en sortie est modifié. Cependant, il ne produit pas un son net.
\ No newline at end of file