Skip to content
Snippets Groups Projects
Commit 5802e2d4 authored by Louise DELFOSSE's avatar Louise DELFOSSE
Browse files
parents cbd587ee 0074c584
Branches
No related tags found
No related merge requests found
......@@ -9,17 +9,22 @@
### Question filtre 1 : Combien de processus sont utilisés et de quelles natures sont-ils ? Comment les différenciez-vous ?
2 processus: le premier permet de passer de l'état courant à l'état suivant. L'autre définit tous les cas possibles pour savoir à quel état on passe si certaines conditions sont respectées (ex : I_inputSampleValid = 1 ou 0, I_processingDone = 1 ou 0)
### Question filtre 2 : La simulation vous permet-elle de valider votre description VHDL ? Justifiez.
Oui. D'une part, nous obtenons les valeurs du signal de sortie attendues. D'autre part, nous vérifions que les changements d'état se font aux bons moments et sous les bonnes conditions.
### Question filtre 3 : Validez-vous la conception de l’unité de contrôle ?
### Question filtre 4 : Combien de processus sont utilisés et de quelles natures sont-ils ?
4 processus sont utilisés. Le premier c'est "shift" : il permet de charger les valeurs de I_inputSample dans SR_shiftRegister. En effet, tant que I_loadShift vaut 1, nous décalons tous les bits de SR_shiftRegister d'un cran pour placer une nouvelle valeur au premier bit. Le deuxième c'est incr_address qui joue le rôle de multiplexeur. On utilise ce processus pour définir SR_readAddress qui permettra de choisir les bits à multiplier entre les samples et les coefficients. Le troisième processus est sum_acc qui permet de stocker la somme courante des bits du vecteur issu de la multplication. Le dernier processus est store_result qui tronque notre résultat pour passer de 35 bits à 16 bits pour ensuite stocker le résultat final dans le vecteur SR_filteredSample.
### Question filtre 5 : La simulation vous permet-elle de valider votre description VHDL ? Sinon, quel élément pose problème ? Comment pouvez-vous le corriger ? Justifiez
La simulation nous permet de valider notre description VHDL. En effet, dans notre simulation on retrouve les valuers attendues données dans le gitlab.
### Question filtre 6 : Validez-vous la conception de l’unité opérative ? Sinon, quel élément pose problème ? Comment pouvez-vous le corriger ?
Le filtre fonctionne et le son en sortie est modifié. Cependant, il ne produit pas un son net.
\ No newline at end of file
0% Loading or .
You are about to add 0 people to the discussion. Proceed with caution.
Please register or to comment